Vhdl

[ulrich]

a) Beschreiben Sie mit VHDL einen Zähler, der zyklisch abwärts von 199 bis 0 herunterzählt.
Der Zähler soll auf den Wert 199 beim Reset initialisiert werden. Die folgende Schnittstelle
ist vorgegeben:
entity cnt200 is
port (clk, -- clock
resn: in std_logic; -- reset, L-active
pwmv: in std_logic_vector(7 downto 0); -- see b)
cnt: out std_logic_vector(7 downto 0);
pwms: out std_logic); -- see b)
end cnt200;
Berücksichtigen Sie zunächst nicht die Ports pwmv und pwms.
b) Erweitern Sie nun den Zähler um die Behandlung der ports pwmv und pwms. Wenn der
Zählerstand kleiner als der Eingangswert pwmv ist, soll das Signal pwms den Wert ’1’ erhalten,
ansonsten ’0’. Im Reset soll pwms den Wert 0 erhalten.

[Winne]

Na den mach mal! :D

Oder war das ne Aufforderung an uns?:rolleyes:

[ulrich]

Hi,bitte ich brauche Hilfe für die Lösung dieser Aufgabe


a) Beschreiben Sie mit VHDL einen Zähler, der zyklisch abwärts von 199 bis 0 herunterzählt.
Der Zähler soll auf den Wert 199 beim Reset initialisiert werden. Die folgende Schnittstelle
ist vorgegeben:
entity cnt200 is
port (clk, -- clock
resn: in std_logic; -- reset, L-active
pwmv: in std_logic_vector(7 downto 0); -- see b)
cnt: out std_logic_vector(7 downto 0);
pwms: out std_logic); -- see b)
end cnt200;
Berücksichtigen Sie zunächst nicht die Ports pwmv und pwms.
b) Erweitern Sie nun den Zähler um die Behandlung der ports pwmv und pwms. Wenn der
Zählerstand kleiner als der Eingangswert pwmv ist, soll das Signal pwms den Wert ’1’ erhalten,
ansonsten ’0’. Im Reset soll pwms den Wert 0 erhalten.

[Winne]

Ich weis nicht wer sich hier damit auskennt.

Aber du bist der erste der's auf die Art versucht.

Ich bin gespannt ob du Erfolg haben wirst.

[guidob]

Hallo Winne,

ist ganz einfach, kopiert man aus dem Tutorial.
Sollte man aber schon selbst drauf kommen. :(

guidob